半導体産業の微細化と水平分業化（番外編）～チップレット（Chiplet）とは～

作成者: 吉田典生｜Mar 26, 2025 1:42:35 AM

今回は、前回の「先端ロジック半導体の仲間たち」の最後に予告したチップレットのお話になります。

2025年03月26日公開

第２１回　半導体産業の微細化と水平分業化（番外編）
～チップレット（Chiplet）とは～

チップレットとは？

2020年前後から、先端ロジック半導体の世界でチップレット（英語ではchiplet）という言葉を頻繁に聞くようになりました。火付け役はプロセッサメーカーのAMD（エイ・エム・ディ）とされています。

チップレットという言葉がはっきりと定義されているわけではありませんが、次のように理解されていると思われます。

「ひとつの大きな半導体チップ上にすべての機能を集積するのではなく、
複数個の小さなチップ（チップレット）に分割し、
それらを接続して（統合して）ひとつのチップのように動作させる手法のこと」

要するに「大規模な半導体デバイスを実現する手法」のひとつです。チップレットという言葉は、個々の小さなチップを指す場合と手法を指す場合があります。本来なら、手法を指す場合には、チップレット・アーキテクチャやチップレット・アプローチあるいはチップレット技術という言葉を使うのが適切だと思われます。なおチップレットの対義語として、必要な機能を1チップに搭載する手法や製品を、モノリシック・アーキテクチャやモノリシックIC、モノリシックSoCと呼ぶこともあります。

※業界全体として認められている定義があるかどうかはよくわかりませんでしたがIEEE EPS（Electronics Packaging Society）がチップレットの定義を試みています（以下リンク）。
https://eps.ieee.org/technology/definitions.html

※ChatGPTに「チップレットという言葉は業界で定義されているのでしょうか」と質問したところ、正しいとは限りませんが、以下のような答えでした。
「チップレット（Chiplet）」という言葉には明確な業界標準の定義は存在しませんが、半導体業界では一般的に以下のような意味で使われています。
一般的な定義：チップレットとは、従来の単一の大規模な半導体チップ（モノリシックチップ）を分割し、複数の小さなチップ（ダイ）を組み合わせてシステムを構築するアプローチを指します。（後略）

SoCは機能ブロック（各機能を実現する回路）をひとつのチップ上で組み合わせていますが、チップレットはチップ状の機能ブロックをパッケージ内で組み合わせた物とも言えます。製品を構成する機能ブロックをそれぞれチップ化し、それらを組合わせて製品化しているので、モジュール化ともとらえられます。以下の図の機能Aから機能Eが機能ブロックになります。チップレットという概念はレゴブロックに例えられることがありますが、個々のチップレットがレゴブロックのひとつひとつのブロックに当たります。

チップレットの概念図

今と同じ意味で使われていたかどうかは別として、チップレットという言葉自体は2000年以前から半導体業界で使われています。実際にchipletという英単語を含む学術論文を検索してみると、多くの2000年以前の論文がヒットします。たとえば1998年にIEEE Microという雑誌に掲載された「Large chip vs. MCM for a high-performance system」というIBMの論文の中にチップレットという言葉が使われていますが、これは現在とほぼ同じ意味で使われていると思います。

全ての機能をひとつのチップに入れた方がいいか、複数チップで構成した方がいいかという議論はかなり以前からあります。上述のIBMの論文でも使われているMCM（Multi Chip Module）という言葉や前回の最後のセクションの「SoCとは」でも触れたSiP（System in Package）という言葉がかなり以前から存在しますが、これらは複数のチップで機能やシステムを実現する手法を表す用語です。チップレットの元になった考え方は取り立てて新しいものではないと思われます。

ちなみにchipletという英単語はchipという単語に「小さな～」を意味する-letという接尾辞が付いたものです。たとえば、bookletは小冊子、pigletは子豚、という意味になります。「他のアプリケーションの中に組み込まれて実行される小さなプログラム」を意味するappletという言葉があるそうですが、chipletもこれに似た言葉だと思います。

pigletは子豚のこと（-letは「小さな」という意味の接尾辞）

チップレットを使った製品

前節でお話ししたように、チップレットという言葉は2000年以前から使われていたものの、頻繁に耳にするようになったのは2020年前後からで、AMDが自社のプロセッサにチップレット・アプローチを採用してからだと思われます。

AMDは2021年に2021 ACM/IEEE 48th Annual International Symposium on Computer Architecture (ISCA)において「Pioneering Chiplet Technology and Design for the AMD EPYC™ and Ryzen™ Processor Families」という論文を発表してます。

論文タイトル中のEPYCとRyzenはAMDのプロセッサのブランドです。論文によればAMDが最初にチップレット・ベースの設計手法を適用した製品がEPYCであるとのことです。その後インテルも自社製品に同手法を使用していますが、クアルコム（Qualcomm）やメディアテック（MediaTek）などのスマホ用のSoCには、私の知る限り使われていないと思います。非常に話題になってる言葉ですが、2025年初頭時点でのチップレットの採用は、まだごく一部のメーカーの最先端ロジック製品に限られています。

チップレット活用の発表事例

前節で2025年初頭時点ではチップレットを採用した製品例は限られていると書きましたが、2023年から2024年にかけてチップレットの活用を表明している発表が複数確認できています。以下にいくつかの例を新しい順に示します。以下の4例のうち3例は車載用です。

１．2024年11月にルネサスが第5世代R-Carの第1弾を発表しました。R-Carは車載用SoCで、強力なAIアクセラレータであるNPUとGPUを搭載しています。さらに、これにチップレットを追加することによりAI処理性能の向上が可能であるとしています。量産は2027年の予定だそうです。

２．チップレット技術を適用した自動車用SoCの研究開発を行うべく「自動車用先端SoC技術研究組合（Advanced SoC Research for Automotive（略称ASRA）」が2023年12月に日本で設立されました。自動車メーカー6社、電装部品メーカー3社、半導体関連企業5社の計14社の日本企業が参加しており、2028年までにチップレット技術を確立し、2030年以降の量産車へのSoC搭載を目指しています。

３．ソシオネクストはカスタムSoCを提供する日本のファブレスですが、2023年10月に、ArmおよびTSMCと協業してCPUチップレットを開発し、様々な市場向けのカスタムSoCに利用する計画を発表しています。2025年上期にもES（エンジニアリングサンプル）品の供給を始めるとのことです。

４．エヌビディア（NVIDIA）とメディアテック（MediaTek）は、2023年5月に、車載用SoCの開発で協業すると発表しました。メディアテックが、自社の車載用SoCにエヌビディア製GPUチップレットを統合し、自動車メーカーなどに提供していくということです。

※チップレットを使った場合は、厳密に言えばSystem on (a) Chipではないのですが、SoCという言葉を使っている場合が多いようです。チップレットを統合してひとつのチップのように動作させているので、ひとつのチップとみなしてSoCという呼称を継続して使うという考え方もあるでしょうし、あくまで私見ですが、System on Chipletsの略としてのSoCと考えるのもありかもしれません。

車載用SoCへのチップレット技術の活用が検討されている

なぜチップレットか

いままで詳しく説明しませんでしたが、半導体の世界では歩留（良品率）というものが非常に重要です。残念ながらウェーハ上のすべての製品（チップ）が良品になることはありませんし、不良品を修理して良品にすることもできません。歩留が悪いと生産量は上がらず逆にコストは上がりますので経営に多大な悪影響を与えますが、歩留が良くなれば生産量は増加しコストは下がります。なので、歩留向上活動は半導体工場の技術者のもっとも重要な仕事のひとつです。

以下に簡単な例で示すように、歩留はチップ面積に大きく依存しており、チップ面積が大きいほど歩留が悪くなります。第12回でもお話ししたようにマイクロプロセッサのチップ面積は増大傾向であり、最先端の実情は私にはよくわかりませんが、特に複雑な最先端プロセスを使うチップ面積の大きな最先端プロセッサの世界では歩留が大きな問題なんだろうとは思います。

例えば、下図の×の部分が何らかの欠陥（回路パターンの断線やショートなど）だとすると、欠陥のあるチップは不良品になります。右のウェーハの場合は、ウェーハ上に20チップありますが、8チップが不良で12チップが良品なので、歩留（良品率）は12÷20＝60％になります。同じ場所に欠陥があっても、左のウェーハのようにチップ面積が4分の1になると、同様に計算して歩留は90％になります。このようにチップ面積が大きいと歩留は悪く、チップ面積が小さいと歩留は良くなります。この欠陥の数、すなわち下図のｘの数、が少ないのが良い工場であり良い製造工程です。そして、この欠陥の数を減らす活動が歩留向上活動です。

チップレット・アーキテクチャ採用による歩留向上効果

最先端の微細プロセスはウェーハ1枚当たりのコストも非常に高いので、歩留が悪いことは大きな問題になります。これを解決するひとつの手段がチップレットになります。ここで、上図の右側が巨大なプロセッサやSoCで左側がそれを４分割したチップレット（簡単のためにそれぞれ同じ機能とします）と考えてみましょう。右側の巨大なプロセッサやSoCの場合は良品が12チップしか取れませんが、左側の4枚のチップレットで構成した場合は21個の良品が取れます。生産量で1.75倍、コストは良品数に反比例しますので約57％になります。非常に大きな改善です。AMDがチップレットを採用した理由もこれが大きかったようです。

また、このようにチップレットに分割すると歩留以外の製造上のメリットが出てきます。すべての機能を1チップに搭載する場合は、最先端プロセスを使う必要がない回路ブロックもコストの高い最先端プロセスで作ることになりますが、チップレットを使えば、機能ブロックの内で必ずしも最先端のプロセスが必要でないブロックはもう少し低コストのプロセスで作り、最先端プロセスで作ったチップレットと組み合わせるということでコストを抑えることができます。また、違うメーカーで作ったチップレットを組み合わせることもできます。

ただ、今ここで述べた話はチップ面積が大きくて歩留が悪い場合の話なので、チップ面積が小さくて歩留が良好な場合にはこのようなことは考える必要はありません。詳細は述べませんが、実際はチップレットに分割することによる追加コストも発生しますので、歩留が良好な場合にチップレットを適用するとかえってコストが上がると思います。「チップレットを使った製品」の節で、クアルコムやメディアテックなどのスマホ用のSoCには、私の知る限りチップレットは使われていないと思いますと述べましたが、このことはこれらの製品がPCやサーバー用のプロセッサに比べるとチップ面積がかなり小さいこともその理由だと思われます。

チップレットのメリット　～柔軟性～

上述のように、チップレットを使うことで最先端の微細プロセスを使うチップ面積の大きなプロセッサやSoCのコストを飛躍的に改善することができますが、それ以外にもメリットがあります。

一番大きなメリットは、製品開発の柔軟性だと思われます。以下に身近な例で柔軟性を説明してみます。

例１）車：メーカーオプションやディーラーオプションを追加することで機能を向上させることができますし、安い方が良ければオプションなしの標準装備で購入することもできます。チップレットを活用すれば、半導体デバイスでもこれに似たようなことが可能になります。

例２）うどんやそば：トッピングを変更することで、てんぷらそばやきつねうどんや色々なメニューができます。チップレットを使えば、半導体デバイスでも同じようなことが可能になります。

前々節の「チップレット活用の発表事例」は、このメリットを生かそうとしている事例だと思われます。１のルネサスの事例（車載用SoCのR-Car）は、まさに車のメーカーオプション追加と同じで、もっと高性能なものがお望みならオプションのチップレットをお付けできます、という話です。４のメディアテックの車載用SoCにエヌビディアのGPUチップレットを追加する話も同じですが、他社パーツも取り付けできます、という話です。３のソシオネクストの事例は、ArmおよびTSMCと開発するCPUチップレットが（トッピングなしの）うどんやそばに相当します。お客様の好みに合わせてトッピング（チップレット）を載せて、お客様のお好みの○○うどんやｘｘそば（カスタムSoC）を作ります、という話です。２の「自動車用先端SoC技術研究組合（Advanced SoC Research for Automotive（略称ASRA）」は、自動車用のSoCで上の例1や例2のようなことができるように技術や仕組みを構築しましょう、ということだと思います。

そば、うどん（メインのチップレット）にいろいろなトッピング具材（オプションのチップレット）
を組み合わせることで様々な顧客要求に応えられる（左）、そばとトッピング具材の組合せの例（右）

チップレットを普及させるために　～標準化～

チップレットという技術を単に自社内だけで完結して使うのではなく業界全体で活用するためには、チップレット間の接続方法を統一しておく必要があります。すなわち標準化という活動が必要です。

チップレットの接続方法が統一されていれば、それらを組合わせて様々な製品を作ることができる

標準化活動でもっともよく知られているのはUCIeだと思われます。UCIeとはUniversal Chiplet Interconnect Expressの略称です。UCIeのWeb site（Home | UCIe Consortium）の説明を和訳するとUCIeとは「パッケージ内のチップレット間の相互接続を定義するオープン仕様」です。この仕様を策定してオープンなチップレットエコシステムを発展させるためのコンソーシアムの設立が、業界をリードする以下の10社によって2022年の3月に発表されました。同時に、UCIe1.0の仕様が承認されて利用可能となったことも発表されました。

Advanced Semiconductor Engineering, Inc. (ASE), AMD, Arm, Google Cloud, Intel Corporation, Meta, Microsoft Corporation, Qualcomm Incorporated, Samsung, and Taiwan Semiconductor Manufacturing Company（UCIeのプレスリリースLeaders in semiconductors, packaging, IP suppliers, foundries, and cloud service providers join forces to standardize chiplet ecosystemから）

2025年初頭時点でのボードメンバーはこの10社にアリババとエヌビディアを加えた12社ですが、それ以外にコントリビューターメンバーとアダプターメンバーというふたつのレベルのメンバーシップがあり、そこには100社以上の多数の企業が名を連ねています。「チップレット活用の発表事例」に名前の挙がったルネサス、ASRA、ソシオネクスト、メディアテックもどちらかのメンバーに入っていますし、ルネサスのR-CarのチップレットやソシオネクストのチップレットはUCIeで接続すると述べています。また自動車メーカー自身も数社が名を連ねています。なお2025年3月11日時点でUCIe2.0までがリリースされています。

チップレットを集積する技術

チップレットを集積して“ひとつのチップ”のように扱うためには、当然ながら複数のチップレットを接続する、すなわちチップレット間の配線をする必要があります。

プロセッサに代表される最先端のロジック製品は、以下のイメージイラストの説明のようにパッケージ基板の上に装着されています。基板の中には、もともとチップの端子とパッケージの端子を接続する配線が走っていますので、特に新しい技術は使わず、チップレット間の配線も同様にこの基板内を走らせるというのがひとつの方法です。もうひとつは、チップレット間の配線用の小さなチップ（ブリッジ）あるいはチップレットを載せる土台を兼ねた配線のための別のチップ（インターポーザー）を作る方法です。この場合は機能ブロックとしてのチップレット以外にブリッジかインターポーザーを追加で作る必要があり、その分（特にインターポーザーの場合は）コストアップになりますが、パッケージの基板よりも微細な配線を使うことができます。各メーカーの考え方の違い、製品の要求仕様、各方法の特性などから適した方法が選択されていると思います。これらの技術はチップレットだけではなくチップレットではない普通のチップを集積する際にも使われます。

プロセッサのイメージイラスト（左：裏側、右：表側）

　　　　・チップは緑色の基板に装着されているが灰色のふた（ヒートスプレッダー）で覆われている
　　　　・緑色の四角い基板の裏側に多数（1,000以上）の端子（金色）が規則正しく並ぶ
　　　　・チップの端子と基板の裏側の端子の間を結ぶ何層もの配線が緑の基板の中を走っている

上で述べたことを表で整理すると以下のようになります。パッケージ基板の配線を使わない方法は、ここに挙げた以外にも、インターポーザーの材質が違うものやインターポーザーとブリッジを組み合わせた物などいろいろな派生タイプが提案されています。チップの上にチップを積層する技術が使われる場合もあります。

チップレット間の配線技術

上の表の１から３の方式を使ってチップレットやチップを集積してるデバイスの具体例を以下に示します。図はパッケージ基板上のチップレットやチップの配置を示しています。あくまで概略図なのでサイズ等は正確ではありません。

＜上表１の「パッケージ基板の配線を使う」場合の例＞

AMDの第二世代EPYCプロセッサ

プロセッサを８つのCPUチップレットとI/Oチップレットに分割しています。CPUを小さなチップレットに分割することで歩留の低下によるコスト増加を防いでいます。CPUチップレットは当時の最先端の7nmプロセスで作られていますが、I/Oは最先端の微細プロセスまでは必要ないので12nmプロセスを使用しています。またCPUチップレットの数を変更することで派製品が作られています。先述のチップレットのメリットが生かされています。様々な制約条件や製品の仕様を考慮した結果、パッケージ基板の配線を使用しています。

＜上表２の「インターポーザー」を使う場合の例＞

インテルのCore Ultraプロセッサ

チップレット間の配線のための別のチップ（インターポーザー）を作り、その上に機能ブロックごとの数種類のチップレットを載せています。これを疑似的にひとつのチップとみなせば、疑似的なチップを普通にパッケージ基板に搭載したものとも捉えられます。インテルは各チップレットをタイルと呼んでいて、実際にタイルのように隣接して並んでいます。TSMC製のタイルとインテル製のタイルがあり、プロセスも数種類の違うプロセスが使われています。先述のチップレットのメリットが生かされています。

＜上表３の「ブリッジ」を使う場合の例＞

インテルの第四世代 Xeon プロセッサ

上図の4つのCPUチップの接続部分の四角い破線（10個）がブリッジです。上表の断面図のようにチップの下のパッケージ基板に埋め込まれています。この場合の各CPUチップは大きなチップでチップレットとは言えないと思いますが、インテルは上の例と同じようにタイルと呼びます。先に述べたチップレット・アプローチの場合の製造上のメリットや製品開発上のメリットは、ほぼないと思われます。私が調べた限りではCPUの数は固定で、この数を変更して派製品を作るということもしていないようです。大きなチップを小さなチップに分割しているのではなく、大きなチップを組合わせて巨大なチップを作っていると言った方が適切だと思われます。正しいとは限りませんが、参考のためChatGPTのご意見を伺ったところ「厳密には「チップレット」とは言いにくいですね」というご見解でした。ただしチップレットと解釈している記事も結構見かけます。

最先端のプロセッサでは微細化とチップ面積の拡大だけにたよるアプローチが限界を迎えているのは確かだと思いますので、複数のチップやチップレットを統合してひとつのパッケージに入れるという製品が増えていると思います。

エヌビディアのGPU製品は上表の２の方法を使ってパッケージ内にGPUとDRAMが集積されています。また2024年の後半に量産出荷が開始されたBlackwellではGPUはふたつの大きなチップを接続してひとつのチップのように動作させています。複数のチップを集積していますが、このGPUはチップレット・アプローチで設計されているわけではないので普通はチップレットとは呼ばれていないと思いますが、ふたつのチップでGPUを構成しているBlackwellは、チップレットとみなされる場合もあります。ただ、Blackwellは、ここで今まで述べてきたような製造上や設計上のメリットを狙っているわけではなく、2チップを組合わせることでの処理能力の向上を狙っていると思われます。

※最初に書いたようにチップレットという言葉がはっきりと定義されているわけではありませんので、だれが見てもチップレットという製品もありますが、人によって解釈が異なる製品もあります。またこの節で述べたチップレットを集積する技術のことをチップレット技術と称している場合も多く見られます。

今後について

将来的には、あるいは理想的には、いろいろなチップレットが流通し、レゴブロックを組み合わせるように、それを組み合わせることでシステムLSIが作れるという姿が思い描かれていると思われます。しかし、それにはまだやることがあるし時間もかかるのだと思います。それを目指しているようには思いますが、本当に将来そういう姿になるのか、夢のままで終わるのかはわかりません。

最後に

さて、いつもならここで次回のお話になるのですが、実は今回が最終回になります。ちょうど半導体業界の大きなトレンド（微細化、ウェーハの大口径化、水平分業化）の話が終わって区切りがいいことと、私がまもなく45年弱の会社生活を終えることが理由です。第1回の最初に「まずは、半導体業界の大きなトレンドの話から始めたいと思います」と書きましたが、せいぜい２～3回で終わると思っていた大きなトレンドの話だけで21回まで来てしまいました。書き始める前には想像もできなかったので自分でも驚いています。2020年に書き始めて約5年間で調査と執筆に千時間以上を費やしたと思います。半導体業界に40年以上身を置きましたが、自分の業務に直接関連すること以外でこれだけ勉強したことはありません。このブログが皆様のお役に立てば幸いです。ありがとうございました。

完全な記事を表示

半導体産業の微細化と水平分業化（番外編） ～チップレット（Chiplet）とは～